根据5月6日的Kuai技术，名为Arrow Lake的Core Ultra 200S系列代码已经发布了很长时间，我们终于看到了其内核布局的细节，以及修复各种模块，特定的制造过程和区域。箭湖采用了奇普莱特核心设计，并分为四个不同的模块。它们都是由TSMC制造的，也是第一个几乎由外部OEM完全生产的产品。计算瓷砖计算模块：TSMC N3B 3NM工艺，区域117.241平方米计。 GPU瓷砖核心显示模块：TSMC N5P 5NM工艺，区域23平方米表。 SOC瓷砖系统单元模块：TSMC N6 6NM工艺，区域86.648平方毫米。 IO瓷砖输入和输出模块：TSMC N6 6NM工艺，面积24.475平方毫米。此外，还有两个角填充模块可以增加和支持易于包装的整体结构，卢格萨尔分别为2.5平方毫米和17.47平方毫米。在所有模块下方Intel 16工艺制造的基板（中间层），即从原始22FFL 22nm（P1227.1B）升级，面积为302.994平方毫米。这是计算模块的特定布局。您可以看到八个P内核和16个E芯。后者分为四个簇，与P芯接触，所有簇都悬挂在中间的环环。第二个缓存为每个P核心具有3MB，每组四个核心共享4MB，分为三个部分：1.5MB，1.5MB和1MB，总共40MB。第三级高速缓存为每个P核心和每个E内核具有3MB，覆盖36MB。与流星湖相比，核心图形模块几乎没有改变。它是带有炼金术师架构的四个XE-LPG核心。每个核心具有八组双XVE计算引擎，并且也分布在不同尺度的一个和第二个缓存的级别。 SOC模块有点复杂，包括第三代NPU EnginE，DDR5内存控制器，媒体引擎，显示引擎，USB控制器和PCIE 5.0 X4/X12物理层。 IO模块相对简单，提供Thunderbolt 4和更多PCIE，包括两个PCIE 5.0 X4物理层和缓冲，PCIE 4.0 x8物理层，Thunderbolt 4物理层，缓冲和物理层显示。 [本文的结尾]如果您需要打印，请确保指示来源：Kuai技术编辑：Shangfang Wenq